Научно-исследовательский сайт Вячеслава Горчилина
счетверенный D-типа флип-флоп с сброс; положительные-край триггера
PhilipsСкачать документацию на 74HCT175pdf

Применение этого электронного компонента в различных схемах
  • CD54HC175, CD74HC175, CD54HCT175, CD74HCT175 (Rev. C) — CAUTION: Stresses above those listed in “Absolute Maximum Ratings” may cause permanent damage to the device. This is a stress only rating and operation of
  • QUD 2-Input NAND Gate | IN74HCT373A — IN74HCT373A. Восьмиразрядный регистр, управляемый по уровню с параллельным
  • Скачать 74hc_hct175_cnv_2.pdf - Интегральные микросхемы... — Понижающий DC/DC-преобразователь MP2360 на 1,8А от MONOLITHIC POWER SYSTEMS работает на частоте ...
  • 74AC112 74F112 74F175 74HC109 74HC112 74HC173... - AliExpress — Money Back Guarantee Refund in 15 Days.
  • Аналоги зарубежных микросхем. Тип / Серия 7xxx — 74AC241. FAIRCHILD. 1554АП4. Два шинных формирователя с тремя состояниями на выходе (4 р). 74AC244.
  • 74HCT175 — The 74HC/HCT175 are high-speed Si-gate CMOS devices and are pin compatible with low power Schottky TTL (LSTTL). They are specified in compliance with
  • 74HCT00 — Технические данные: Напряжение питания Уровень входного напр. VIL/VIH Потребл. мощность на элемент в режиме Время задержки Диапазон рабочих температур.
  • DATA | 74LSXXX — 74HC and 74HCT devices are ideal for use in new equipment designs and, as alternatives to TTL devices, in existing designs. The 74HCT circuits which are direct replacements for LSTTL circuits also enhance performance in many respects. Fig.1 Propagation delay as a function of load capacitance...
  • 74HC245; 74HCT245 Octal bus tranceiver; 3-state — The 74HC245; 74HCT245 is a high-speed Si-gate CMOS device and is pin compatible with Low-Power Schottky TTL (LSTTL). The 74HC245; 74HCT245 is an octal transceiver featuring non-inverting 3-state bus compatible outputs in both send and receive directions. The 74HC245; 74HCT245 features an...
  • 74HC573; 74HCT573 Octal D-type transparent latch; 3-state — A latch enable (LE) input and an output enable (OE) input are common to all latches. When LE is HIGH, data at the Dn inputs enter the latches. In this condition the latches are transparent, i.e. a latch output will change state each time its corresponding D input changes.